セリーヌ ラゲージ スエード セリーヌ(Celine)バッグ|長財布|財布 人気 新作 激安 2013

セリーヌ ラゲージ スエード

PIC18上のタイマーは近く希望割り込み周期時間になっていない停止して、それがFFHのタイマ0を設定することが何を意味するかを考える。 それがオーバーフローし、非常に次のクロックで割り込み条件が設定されますことを意味します。 クロックはTMR0が書き込まれるサイクルのカップルのため停止しているので、これは書き込みの後3サイクル(私は右覚えていれば)が発生します。 どのようにしては、おそらく割り込みメカニズムがそんなに速くrepondことを期待することができます。 割り込みからの復帰(RETFIE)が一人で2サイクルがかかり、割り込みルーチン少なくとも他の2サイクル(それは本質的にコールです)への参入には、保存してコンテキストを復元するためのコードがあります。 これは、アプリケーション·コードが何もしない場合でも、すべてのオーバーヘッドです。データシートでも、ざっと見て明らかなように作られている必要がありますすべての3サイクルを中断するPIC 18を期待することは、ばかげている。 悪く、実際に処理することができる最小の割り込み周波数を作りその上コンパイラを使用して。あなたは定期的な割り込みを作成するためにタイマ0で立ち往生している場合でも、一定の値に設定していない、TMR0に値を追加する必要があります。 そのように重要ではない、新しい値に書き込み命令にタイマ0オーバーフローからの累積誤差とサイクル数はありません。私はここで予期しない結果が発生する可能性があります一つのことを参照してください:あなたは、ISRに0xffのにTMR0に設定します。 あなたはそれを行うなぜ私は理解していない。 あなたはタイマーがそれ自身でインクリメントしたい、あなたはそれを自分で記述する必要はありません。 実際に、それはあってもセットアップでTMR0に0xffにします(設定する必要はありません)、それは本当に起動時に値が何であるかは関係ありません。それでは、もう一度これを計算しましょう​​。 あなたが2MIPSだ8MHzのクロ​​ックを使用しています。 プリスケーラが1:2に設定され、毎秒あなたのTMR0をインクリメント1M倍を意味するそう。 これは、ISRからTMR0 = 0xffのを削除する場合は、ISRが、毎秒1M/256回呼び出されることを意味します。 これは毎秒256usまたは3906倍である。あなたは、ISRやLEDを呼び出すための計算には服用してはいけません。 これを行う一方、タイマーがまだ実行されているからである。 あなたはISRを終了すると、タイマーはもはや0ではありません。 したがって、ISRは、我々は単に計算されたレートで正確に呼ばれています。あなたは、コンパイル時にCのコードによって生成された同等のアセンブリ言語コードを見てみるようにしてください。 生成される実際のコードでは、あなたに特定の物事にはサイクルの指定された数を取る理由の良い画像が得られます。 高速割り込み率はあなたがの和であることを達成する実際の処理速度をしようとしています:時間は、タイマオーバーフローメインに戻って、ISRの終了()の時間はタイマーにプログラム時間より短い場合。 これはおそらく、あなたの例では、ゼロのサイクルに近い。少なくとも一つの命令を中断する時間は(主にフェッチ)。MCUの時間は、割り込みに応答すると割り込みベクタをフェッチ。現在の1が終了するまで次の割り込みとしてISR自体の合計実行時間は起こることができません。あなたは、割り込みルーチン内のコードを簡素化することで、より速くそれを得ることができます。 だけではなく、コピー変数と余分なサブルーチンを使用するISRのポートビット自体をXORしようとしているに見える。彼らは復帰時に復元できるように、上記に加えて、コピーは割り込みハンドラでレジスタの多様で作られています。 あなたはすべてのレジスタの値を捨てるために喜んでいる場合であっても最低限、リターンアドレスは、スタックに保存する必要があります。 より良い説明のためにデータシートのセクション9.12を参照してください。クロックより速く、この種のエラーを削減する。 あなたの8MHzの水晶を使用して、32MHzの時にクロックに4倍PLLを使用することができます。 速く結晶で、PLLはのuCが64MHzの時に行くことができます。 あなたのエラーが離れて行く文句を言わないが、それは8倍に下がるだろう。もう一つのアプローチは、低レイテンシ割り込みに本当に最適化されたと思われるdsPIC33ラインに移動すること、および40MIPS率(それらのuCの上の命令サイクルは、2クロック·ティックです!)のための80MHzのクロ​​ックにすることができるでしょう。 もちろん、これはあなたのツールチェーンに影響を与える可能性があります。その本当に重要な場合、最後に、あなたはすべてのその複雑ないないようですあなたのタスクを達成するためにロジックチップを使用して実際に検討するかもしれない。 あなたのuCを維持しますが、本物のスピーディなものを行うのuCに外部のハードウェアロジックを使用することができます。 FPGAはまた別の本当に速い可能性であるが、明確なツールチェーンの問題になります。
セリーヌ(Celine)バッグ|長財布|財布 人気 新作 激安 2013